การประเมิน LLMs สำหรับการออกแบบชิปของ YC ที่คลาดเคลื่อน

 (zach.be)
1 คะแนน โดย GN⁺ 2024-11-18 | 1 ความคิดเห็น | แชร์ทาง WhatsApp

YC เข้าใจ LLMs สำหรับการออกแบบชิปผิดไป

  • เมื่อไม่นานมานี้ YC ได้เสนอแนวทางการใช้ LLMs ในการออกแบบชิปผ่านคำขอรับสตาร์ทอัพ แต่ข้อเสนอนี้ดูเหมือนจะตั้งอยู่บนความเข้าใจผิดเกี่ยวกับความท้าทายหลักของการออกแบบชิป แม้ว่า LLMs จะสามารถเขียนโค้ด Verilog ได้ในบางครั้ง แต่ประสิทธิภาพก็ยังด้อยกว่ามนุษย์อยู่มาก โดยเฉพาะอย่างยิ่ง LLMs ยังไม่สามารถออกแบบสถาปัตยกรรมชิปแบบใหม่ได้ ซึ่งนี่คือแรงขับสำคัญของการเพิ่มประสิทธิภาพในชิปเร่งความเร็วสมัยใหม่

High-level synthesis อีกครั้ง

  • High-level synthesis (HLS) เริ่มต้นขึ้นในปี 1998 โดย Forte Design Systems ได้พัฒนาเครื่องมือชื่อ Cynthesizer เครื่องมือนี้สามารถแปลง SystemC เป็น Verilog ได้โดยอัตโนมัติ อย่างไรก็ตาม HLS ไม่ได้ประสบความสำเร็จอย่างมากในการออกแบบชิป Xilinx (ปัจจุบันคือ AMD) สนับสนุน HLS โดยมีเป้าหมายที่การเร่งความเร็วด้วย FPGA แต่ประสิทธิภาพของเครื่องมือ HLS ก็ยังมีข้อจำกัดอยู่

LLMs จะสร้างตัวเร่งความเร็วแบบใหม่อะไรได้บ้าง?

  • เครื่องมือ HLS ไม่ประสบความสำเร็จในชิปมูลค่าสูงและผลิตจำนวนมาก และ LLMs ก็มีแนวโน้มจะเผชิญความท้าทายคล้ายกัน อย่างไรก็ตาม LLMs อาจช่วยให้วิศวกรที่ไม่มีความเชี่ยวชาญด้านซิลิคอนสามารถใช้ประโยชน์จากการเร่งความเร็วด้วยฮาร์ดแวร์ได้ ตัวอย่างเช่น มีความสำเร็จในงานเร่งความเร็วด้วย FPGA สำหรับจีโนมิกส์และงาน CFD

สิ่งที่ LLMs ทำได้ในการออกแบบชิป

  • LLMs อาจช่วยลดต้นทุนการออกแบบชิปได้ แต่ส่วนใหญ่จะมุ่งไปที่ตลาดมูลค่าต่ำ อย่างไรก็ตาม LLMs อาจมีประโยชน์ในการแก้ปัญหาการขาดแคลนบุคลากรด้าน verification ในการออกแบบชิป วิศวกร verification มีความต้องการมากกว่านักออกแบบถึงสองเท่า แต่ในปัจจุบันการหาวิศวกร verification ที่มีคุณภาพเป็นเรื่องยาก หาก LLMs ทำให้ verification เร็วขึ้นและง่ายขึ้นได้ นั่นอาจสร้างคุณค่าอย่างมากให้กับบริษัทเซมิคอนดักเตอร์

  • ในท้ายที่สุด LLMs จะทำให้การออกแบบชิปราคาถูกลง แต่ประโยชน์หลักจะตกอยู่กับบริษัทเซมิคอนดักเตอร์ขนาดใหญ่ สตาร์ทอัพชิปแบบดั้งเดิม และสตาร์ทอัพซอฟต์แวร์ EDA ที่ขายเครื่องมือบนฐาน LLMs มากกว่า LLMs จะไม่ช่วยสร้างชิปที่ดีกว่าเดิม 100 เท่า หรือช่วยเจาะตลาดที่ยังขาดการเร่งความเร็วด้วยฮาร์ดแวร์

บทความที่เกี่ยวข้อง

1 ความคิดเห็น

 
GN⁺ 2024-11-18
ความคิดเห็นจาก Hacker News

  • มีความเห็นว่า LLMs ยังต้องพัฒนาอีกมากในด้าน EDA

    • LLMs เข้าใจปัญหาการออกแบบวงจรผิดและคำนวณพลาดด้วย
    • เครื่องมือ AI ช่วยให้เข้าใจวงจรได้ แต่ก็ยังพลาดบางฟังก์ชัน
    • จำเป็นต้องมีเครื่องมือเฉพาะทาง

  • LLMs อาจมีประโยชน์ในขั้นตอนการสร้างไอเดียและการเรียนรู้

    • การใช้ LLMs ในแกนหลักของระบบที่ซับซ้อนอาจก่อให้เกิดปัญหาเรื่องความน่าเชื่อถือ

  • ความเห็นจากผู้ที่มีประสบการณ์ทำงานในทีมสถาปัตยกรรม Qualcomm DSP

    • ในการออกแบบชิป เวลาจำนวนมากหมดไปกับการเขียนเอกสารและตอบคำถาม
    • LLMs อาจช่วยให้งานเหล่านี้เสร็จได้เร็วขึ้น

  • ความพยายามของ Silogy ในการใช้ AI agent เพื่อปรับปรุงการดีบักการทดสอบ

    • วิเคราะห์โค้ดและล็อก พร้อมปรับสมมติฐานโดยสะท้อนฟีดแบ็กของวิศวกร

  • มีความเห็นว่าการนำ LLMs มาใช้กับการออกแบบชิปไม่ใช่เรื่องง่าย

    • เมื่อขนาดตลาดเล็กหรือชิปมีความสำคัญสูง ประสิทธิผลของ LLMs จะมีข้อจำกัด
    • การออกแบบชิปต่างจากซอฟต์แวร์ตรงที่ไม่ใช่สาขาที่แฮ็กเกอร์จะเข้าถึงได้ง่าย

  • ข้อโต้แย้งต่อความเห็นที่ว่าการนำ AI มาใช้กับการออกแบบชิปนั้นซับซ้อน

    • มีความคาดหวังว่าในอนาคต LLMs จะมีประสิทธิภาพดีขึ้นอีก
    • ยกตัวอย่างพัฒนาการของ LLMs ในด้านศิลปะดิจิทัลและดนตรี

  • คำวิจารณ์ต่อแนวทางที่ YC ลงทุนใน AI

    • มีความเห็นว่าการใช้ LLMs กับการออกแบบชิปไม่มีความสมเหตุสมผลทางเทคนิค
    • วิจารณ์ว่าเป้าหมายของ YC คือการสร้างรายได้มากกว่านวัตกรรม

  • มีความเห็นว่า LLMs ยังไม่พร้อมสำหรับการออกแบบ ASIC

    • ชี้ให้เห็นถึงความไร้ประสิทธิภาพของสถาปัตยกรรม von Neumann และเสนอแนวทางใหม่
    • เสนอวิธีเร่งการประมวลผลด้วยโซลูชันแบบทั่วไป

  • ความเห็นจากผู้ที่มีประสบการณ์ด้านการออกแบบชิปมา 30 ปี

    • มีความพยายามใช้ AI เพื่อทำงานอัตโนมัติในกระบวนการออกแบบ
    • เครื่องมือสังเคราะห์ระดับสูงแทบไม่ถูกใช้ในการออกแบบชิปจริง