XiangShan – โปรเซสเซอร์ RISC-V โอเพนซอร์สประสิทธิภาพสูง

 (github.com/OpenXiangShan)
2 คะแนน โดย GN⁺ 2025-01-04 | 1 ความคิดเห็น | แชร์ทาง WhatsApp

  • การแนะนำโครงการ XiangShan

    • XiangShan เป็นโครงการโอเพนซอร์สสำหรับการพัฒนาตัวประมวลผล RISC-V ประสิทธิภาพสูง และกำลังดำเนินการโดยสถาบันเทคโนโลยีคอมพิวติ้ง สถาบันวิจัยวิทยาศาสตร์แห่งชาติ (Chinese Academy of Sciences) และสถาบันวิจัย Fengqing
    • โครงการนี้พัฒนาและใช้เครื่องมือหลากหลายที่อาศัยแนวทางการพัฒนาแบบ Agile เพื่อเร่งความเร็วของกระบวนการสร้างชิป

  • เอกสารและสไลด์

    • XiangShan-doc คือที่เก็บเอกสารอย่างเป็นทางการ โดยประกอบด้วยสเปกการออกแบบ สไลด์ทางเทคนิค และคู่มือการใช้งาน
    • มีเอกสารไมโครสถาปัตยกรรมที่เผยแพร่สู่สาธารณะ โดยสามารถดูรายละเอียดเพิ่มเติมได้ที่ XiangShan-doc

  • สื่อการตีพิมพ์

    • บทความที่นำเสนอในงานประชุม MICRO ปี 2022 แนะนำการพัฒนาตัวประมวลผล RISC-V ประสิทธิภาพสูงด้วย XiangShan และแนวทางการพัฒนาแบบ Agile
    • บทความนี้ได้รับรางวัลในทุกหมวดที่เกี่ยวข้องกับความพร้อมใช้งาน ความสามารถ และความสามารถในการทำซ้ำ

  • สถาปัตยกรรม

    • ไมโครสถาปัตยกรรมเวอร์ชันที่เสถียรตัวแรกของ XiangShan คือ Yanqihu และตัวที่สองคือ Nanhu
    • เวอร์ชันที่กำลังพัฒนาในปัจจุบันคือ Kunminghu โดยอยู่ในสาขา master

  • ภาพรวมไดเรกทอรีย่อย

    • ไดเรกทอรีหลักประกอบด้วยไฟล์การออกแบบ อุปกรณ์เสมือน ตัวหุ้ม SoC โมดูลระดับสูง รหัสโค้ดยูทิลิตี้ และรหัสโค้ดการออกแบบหลัก
    • รวมถึงสคริปต์ หน่วยคณิตศาสตร์จุดทศนิยม แคช L2/L3 เฟรมเวิร์ก co-simulation และอิมเมจการจำลองที่คอมไพล์ไว้ล่วงหน้า

  • รองรับ IDE

    • รองรับ BSP ด้วยคำสั่ง make bsp
    • รองรับ IDEA ด้วยคำสั่ง make idea

  • การสร้าง Verilog

    • สามารถสร้างโค้ด Verilog ด้วยคำสั่ง make verilog โดยไฟล์ผลลัพธ์คือ build/XSTop.v

  • การรันโปรแกรมและการจำลอง

    • ตั้งค่าตัวแปรสภาพแวดล้อม ติดตั้ง mill แล้ว clone โปรเจกต์ จากนั้นรัน make init เพื่อเริ่มต้นซับโมดูล
    • ติดตั้ง Verilator แล้วใช้คำสั่ง make emu เพื่อคอมไพล์ตัวจำลอง C++ และรันได้

  • คู่มือแก้ปัญหา

    • เอกสารของ XiangShan ได้รับแรงบันดาลใจจากงานวิจัยชั้นนำหลายชิ้น และคาดหวังว่าจะมีนวัตกรรมทางวิชาการที่เกิดขึ้นมากขึ้นในอนาคต

บทความที่เกี่ยวข้อง

1 ความคิดเห็น

 
GN⁺ 2025-01-04
ความคิดเห็นจาก Hacker News

  • สามารถรันการจำลองด้วย Dockerfile ได้ ต้องใช้ RAM 64GB และสามารถแก้ด้วยการเพิ่ม swap 48GB ให้กับ RAM 16GB

    • อาจมีขั้นตอนที่ไม่จำเป็นบางอย่าง แต่วิธีนี้ยังทำงานได้

  • โปรเจกต์นี้น่าสนใจเพราะผสมผสานความสนใจที่กำลังมาแรงในช่วงนี้ได้อย่างน่าสนใจ

    • รู้สึกเชื่อมโยงกับผู้ใช้ที่ไม่ใช่ภาษาอังกฤษ และตระหนักว่าผู้ใช้ภาษาอังกฤษไม่จำเป็นต้องมี "กล้ามเนื้อทางวัฒนธรรม"
    • คิดว่ารีจิสทรีคำจำกัดความสไตล์ "DefinitelyTyped" จะมีประโยชน์มาก

  • รายการคำสั่งผสมมีบางสิ่งที่ไม่คาดคิด

    • การทำนายการกระโดดระยะสั้นแบบสไตล์ Sifive ไม่ได้ถูกกล่าวถึง

  • โปรเจกต์นี้น่าสนใจเพราะเป็นโปรเจกต์เชิงวิชาการ

    • มีบล็อกเป็นทุก 2 สัปดาห์ และมีบางส่วนเป็นภาษาอังกฤษ

  • น่าสนใจที่จะได้ดูโปรเจกต์อื่นที่ใช้ Chisel

    • Verilog และ VHDL ดูเหมือนอยู่ในช่วงเปลี่ยนผ่าน

  • มีผลิตภัณฑ์เชิงพาณิชย์ที่ใช้สถาปัตยกรรม 'Nanhu' ของ XiangShan

    • ยังไม่ถูกวางขาย แต่ก็ยังน่าสนใจ

  • สงสัยความหมายของคำว่า 'ประสิทธิภาพสูง'

    • ประสิทธิภาพของ RISC-V ยังน่าผิดหวังเมื่อเทียบกับ ARM หรือ Loongarch

  • สงสัยกลยุทธ์การโอเพ่นซอร์ส

  • ชื่นชมในงานที่ยอดเยี่ยม

  • น่าประทับใจที่จีนก้าวหน้าได้มากในด้าน AI หุ่นยนต์ และหน่วยประมวลผล และกำลังเปิดซอร์สสิ่งมากมาย