ความจริงที่น่าประหลาดใจที่เครื่องสแกน CT พบภายในบรรจุภัณฑ์เซรามิกของโปรเซสเซอร์ 386

 (righto.com)
2 คะแนน โดย GN⁺ 2025-08-11 | 1 ความคิดเห็น | แชร์ทาง WhatsApp
  • โปรเซสเซอร์ Intel 386 ถูกเปิดตัวในปี 1985 เป็นชิป x86 แบบ 32 บิตตัวแรก
  • จากผลการ สแกน CT 3 มิติ ของ Lumafield พบร่างโครงสร้างซ่อนอยู่ในบรรจุภัณฑ์เซรามิกได้ 6 ชั้น และเส้นโลหะเชื่อมต่อด้านข้างที่แทบไม่เห็น
  • ใช้โครงข่ายจ่ายไฟที่เป็นอิสระสองชุดสำหรับ I/O และวงจรลอจิก เพื่อเพิ่มความเสถียรของชิป
  • ในกระบวนการผลิตใช้สายเล็กที่ต่อออกไปยังด้านข้างของบรรจุภัณฑ์เพื่อทำให้แต่ละขาถูก ชุบทอง อย่างครบถ้วน
  • ความซับซ้อนของบรรจุภัณฑ์ 386 ถูกประเมินว่ามี ความก้าวหน้าทางเทคโนโลยีที่มีความหมาย แม้เมื่อเทียบกับบรรจุภัณฑ์โปรเซสเซอร์รุ่นใหม่

การวิเคราะห์โครงสร้างภายในของบรรจุภัณฑ์เซรามิกโปรเซสเซอร์ 386

แนะนำโปรเซสเซอร์ 386 และลักษณะภายนอก

  • โปรเซสเซอร์ 386 ที่ Intel เปิดตัวในปี 1985 เป็นชิป x86 32 บิตตัวแรก
  • ชิปถูกบรรจุอยู่ในบรรจุภัณฑ์เซรามิกสี่เหลี่ยมจัตุรัสที่มีขาทองคำชุบ 132 ขาตัดออกที่ด้านล่าง
  • แม้หน้าตาดูเรียบง่าย แต่ด้านในกลับมีโครงสร้างที่คาดไม่ถึงว่าจะซับซ้อน

การค้นพบโครงสร้างภายในผ่านการสแกน CT

  • การสแกน CT 3 มิติที่ Lumafield ดำเนินการยืนยันได้ว่า ภายในบรรจุภัณฑ์เซรามิกมีชั้นสายไฟที่ซับซ้อน 6 ชั้น
  • ในโครงสร้างของชิปมีเส้นโลหะเชื่อมต่อที่เกือบมองไม่เห็นซึ่งเชื่อมต่อกับด้านข้างของบรรจุภัณฑ์
  • ภายในมีการจัดโครงข่าย จ่ายไฟและกราวด์แยกสำหรับ I/O และวงจรลอจิกของ CPU

บรรจุภัณฑ์เซรามิก, แผ่นแพด และการเดินสายไฟ

  • บรรจุภัณฑ์ 386 มีจุดเชื่อมต่อโลหะแบบ 2 ชั้น (2-tier) วางรอบได
  • เส้นผ่านศูนย์กลางของ บอนด์ไวร์ ประมาณ 35 μm บางกว่าสายเส้นผม
  • สัญญาณและกำลังไฟถูกเชื่อมต่อแบบลำดับชั้นผ่านบอนด์ไวร์ระหว่าง ได-แพด-ขา-เมนบอร์ด
  • ภายในมีโครงสร้างคล้ายแผ่นวงจรพิมพ์ 6 ชั้นที่ทำจากเซรามิก

การผลิตเซรามิกและโครงสร้างอิเล็กโทรด

  • การผลิตเริ่มจาก แผ่นเซรามิกกรีนชีต แบบยืดหยุ่น (ผสมกาว) และผ่านการเจาะรู via และการสร้างเส้นลวด
  • นำหลายแผ่นไป ซ้อนชั้น แล้วเผาที่อุณหภูมิสูงเพื่อให้ได้โครงสร้างที่คงทน
  • ขาและขั้วต่อภายใน หลังจากชุบทองเสร็จ เชื่อมต่อไดด้วยบอนด์ไวร์ทองคำ และปิดด้วยการบัดกรีฝาปิดโลหะ
  • หลังผ่านขั้นตอนการทดสอบและติดฉลากจึงส่งออก

โครงสร้างชั้นสัญญาณ/ชั้นจ่ายไฟ

  • ชั้นสัญญาณ: แทร็กโลหะเชื่อมระหว่าง shell pad กับขาของบรรจุภัณฑ์ และต่อเข้ากับไดผ่านบอนด์ไวร์
  • ชั้นจ่ายไฟ: ประกอบด้วยพื้นผิวนำไฟฟ้าแบบเดียว (plane) หลายรู via และรู via สำหรับขา
  • ระหว่างชั้นจ่ายไฟและชั้นสัญญาณมี การเชื่อมต่อ via แบบหลากหลาย สร้างอินเทอร์เฟซแบบลำดับชั้นของการเดินสาย

สายเชื่อมสำหรับการชุบ (Electroplating Contacts)

  • ในกระบวนการผลิต เพื่อทำให้ขาทั้งหมดทำหน้าที่เป็น ขั้วลบ (cathode) ของการชุบทองแต่ละขาจะถูกเชื่อมต่อด้วยสายเล็ก ๆ ที่ยื่นถึงขอบด้านข้างของบรรจุภัณฑ์
  • สายเหล่านี้มีตำแหน่งยากต่อการสังเกต และแทบมองได้เฉพาะที่มุมของบรรจุภัณฑ์ แต่การสแกน CT ทำให้เห็นโครงสร้างการเชื่อมต่อภายในได้อย่างเป็นภาพ

โครงข่ายจ่ายไฟแบบคู่

  • 20 ขา (Vcc) และ 21 ขา (Vss) ของ 386 เชื่อมต่อกับไฟ +5V และกราวด์ตามลำดับ
  • แยก กราวด์และจ่ายไฟของ I/O และวงจรลอจิก เพื่อป้องกันการรบกวนความแปรผันของแรงดันจากการทำงานของ I/O เข้าสู่วงจรลอจิก
  • แม้เมนบอร์ดจะใช้แหล่งไฟฟ้าร่วมกัน แต่ คาปาซิเตอร์ดีคัปเปิล จะช่วยกดการสปายก์แรงดันและรักษาเสถียรภาพของวงจรลอจิก

หน้าที่ของขา No Connect (NC)

  • บรรจุภัณฑ์ 386 มีขา NC (ไม่เชื่อมต่อ) 8 ขา
  • บนไดมีแพดเชื่อมต่อ แต่บางจุดไม่มีบอนด์ไวร์จริง
  • ขา NC เหล่านี้อาจใช้สำหรับเข้าถึงสัญญาณภายในในขั้นตอนการทดสอบ
  • มีขา NC หนึ่งขาที่เชื่อมต่อจริง ซึ่งทำให้เป็นไปได้ที่จะสังเกตสัญญาณพิเศษผ่านขานี้

การจับคู่ขาแพดบนได

  • ต่างจากโครงสร้าง DIP แบบเดิม ในกรณีโครงสร้าง PGA การจับคู่อินเตอร์เฟซระหว่างขาและแพดค่อนข้างไม่ชัดเจน
  • วิเคราะห์ข้อมูล CT ทำให้ติดตามความสัมพันธ์การเชื่อมต่อระหว่างแพดแต่ละตัวบนไดกับขาภายนอกได้
  • ข้อมูลนี้เป็นเนื้อหาที่แทบไม่เคยเผยแพร่ต่อสาธารณะ

ประวัติและการเปลี่ยนแปลงของบรรจุภัณฑ์อินเทล

  • โปรเซสเซอร์อินเทลรุ่นแรกมีข้อจำกัดเรื่องจำนวนขาและแพคเกจขนาดเล็กซึ่งส่งผลต่อประสิทธิภาพ
  • ตั้งแต่โปรเซสเซอร์ 386 เป็นต้นไป การใช้บรรจุภัณฑ์เซรามิก 132 ขาช่วยปรับปรุง การขยายตัว, ประสิทธิภาพ และการจัดการความร้อน ได้ดีขึ้น
  • อย่างไรก็ดีเมื่อราคาบรรจุภัณฑ์เซรามิกสูงกว่าราคาชิป (die) จึงมีการนำเข้าเวอร์ชัน บรรจุภัณฑ์พลาสติก (PQFP) ที่ผลิตจำนวนมากต้นทุนต่ำกว่าเข้ามาใช้
  • โปรเซสเซอร์รุ่นใหม่มีการเชื่อมต่อเพิ่มขึ้นมาก เช่น 2049 บอลลด์บอล (BGA) หรือ 7529 ข้อต่อ (LGA)

บทสรุป

  • บรรจุภัณฑ์ 386 แม้ดูเรียบง่ายจากภายนอก แต่มีเทคโนโลยีซับซ้อนที่ค่อนข้างสูง เช่น ขั้วต่อชุบไฟฟ้า, ชั้นเดินสาย 6 ชั้น และโครงข่ายจ่ายไฟคู่
  • ภายในบรรจุภัณฑ์โปรเซสเซอร์สมัยใหม่ยังคงมีโครงสร้างที่ซ่อนอยู่มากกว่านี้และ ความลับทางเทคนิค อีกมาก

บทความที่เกี่ยวข้อง

1 ความคิดเห็น

 
GN⁺ 2025-08-11
ความคิดเห็นจาก Hacker News

  • ความทรงจำเก่าหลายอย่างพรวดขึ้นมา ผมเคยใช้ CAD, FEA และการทดสอบเชิงทดลองวิเคราะห์คุณสมบัติความล้าทางความร้อน-เชิงกลของแพ็กเกจ และพบว่าโดยส่วนใหญ่ไม่ใช่ปัญหาใหญ่ แต่ก็ไม่แนะนำให้เปิด-ปิดเครื่อง PC เก่าที่อยู่ในพิพิธภัณฑ์เป็นประจำทุกวัน

    • ผมไม่แน่ใจว่าการทดสอบความอยู่รอด/ความทนทานในงาน VLSI ทำอย่างไร และอยากรู้ว่าการทดสอบเชิงทดลองทำโดยวิธีใด โดยเฉพาะอย่างยิ่งในสมัย Xeon (Jayhawk) ยุค Pentium 5 เขาเตรียมตัวอย่างอย่างไร และอินเทลรับรู้ปัญหาความร้อนมาได้อย่างไร
    • คิดว่าอาจจะคุ้มค่ากว่าในแง่ค่าใช้จ่ายที่จะใช้เครื่องควบคุมอุณหภูมิคงที่สำหรับทำให้ผิวชิปอุ่นแทนการเปิดเครื่อง PC ทั้งเครื่อง 24/7 ในพิพิธภัณฑ์

  • ผมเขียนโพสต์นี้เพื่อแก้ความสงสัยเรื่อง CT scanning ครับ :-)

    • นี่ไม่ใช่คำถามเกี่ยวกับ CT scanning โดยตรง แต่เป็นคำถามเกี่ยวกับชิปเอง ซึ่ง bond wire เหมือนอยู่ในอากาศเปิดโล่ง ดังนั้นจึงสงสัยว่าถ้าทิ้งตกแล้วสายบอนด์อาจขยับและทำให้เกิด short ได้หรือไม่ ต้องขอบคุณที่ถามตรงนี้นะครับ
    • จริงๆ อยากถามมากๆ ครับ ที่รัสเซียเว็บนี้เข้าไม่ได้ แปลกหรือเป็นปัญหาของ ISP ของตัวเองไม่แน่ใจ ใครบางคนกำลังขัดขวางการเรียนรู้เรื่อง Intel legacy CPU ของผมอยู่ ขอบคุณสำหรับงานที่ทำอย่างดีครับ
    • ผมเป็นนักศึกษาที่เรียน CT ในทางการแพทย์ อยากรู้ว่าหากมีการใช้งาน ค่า kVp/mAs เท่าไหร่ และมีวิธีหลีกเลี่ยง artifacts ที่เจอบ่อยใน CT การแพทย์อย่างไร
    • สงสัยว่าขาที่ดูเหมือนเชื่อมต่อกันถูกตัดจากกันตั้งแต่ต้นหรือไม่ คือสงสัยว่าช่วงการผลิตมันเริ่มต้นเชื่อมต่อ แล้วค่อยถูกตัดออกด้วยสัญญาณเฉพาะไหม
    • อยากรู้ว่าขั้นตอนนี้ทำให้ CPU เสียหายไหม หรือในตัวอย่างนี้มีการประกอบใหม่หรือไม่

  • kens - ผมเดาว่าลำดับพินอาจถูกกำหนดเพื่อให้ออกแบบ trace บนเมนบอร์ดง่ายขึ้น อยากยืนยันว่ามันเป็นแบบนั้นจริงๆ รึเปล่า

  • ดีใจมากที่มีคนเปิดเผยข้อมูลด้าน hybrid packaging มาให้แบบนี้ ข้อมูลพื้นฐานแนวนี้ช่วยวิศวกรหน้าใหม่ได้มากมาก งานวายริงนี้มีความซับซ้อนน้อยกว่า hybrid ระดับทางทหารในอดีต และแม้จะเป็น 6-layer ก็มีแค่โมโนลิทิกเดียว

  • ผมเคยไปงานแสดงเครื่องคอมพิวเตอร์ประมาณปี 1989 ตอนนั้นคุณพ่อซื้อ PC ที่มี 386 DX 25MHz, RAM 4MB และฮาร์ดดิสก์ 40MB มาให้ ซึ่งเป็นการอัปเกรดที่ยิ่งใหญ่เมื่อเทียบกับ Tandy 286 16MHz ที่ผมใช้อยู่ 25MHz ตอนนั้นเป็นโมเดลที่มีชื่อเสียงระดับหนึ่ง และ 33MHz เป็นตัวจริงระดับถล่มตลาดแต่ราคาแพงมาก งานแสดงคอมพิวเตอร์นั้นเป็นประสบการณ์ที่น่าตื่นเต้นมาก

    • แม้ในปี 1989 ก็ถือว่าเป็นสเปกที่เร็วจริงๆ ผมพบครั้งแรก Gateway 50MHz RAM 8MB ในช่วงต้นปี 90 และได้สนุกไปกับการสร้างเรื่องเล่าและรูปภาพไปพร้อมกันกับพี่ชายด้วยแค่ MS Paint และ MS Word และได้รู้จัก MS DOS และ QBasic จนตอนนี้ได้มาคอมเมนต์ที่ Hacker News อยู่
    • PC ตัวแรกของผมคือเครื่องที่พ่อให้มาในปี 1991 คือ AMD 386DX40 และเครื่อง Spectrum +3 ที่พ่อซื้อมาหนึ่งปีก่อนหน้านั้น ทั้งสองเป็นความทรงจำดีๆ เสมอ

  • เรื่องการยึดติดกับ 16-pin ในอดีตและการหลีกเลี่ยงการใช้พินเพิ่มมากขึ้นเป็นกรณีที่น่าประทับใจอย่างมาก ที่น่าซึ้งใจคือแม้แต่บริษัทที่ประสบความสำเร็จต่อมา ก็ไม่ได้ตัดสินใจถูกตั้งแต่ต้นอยู่แล้ว มีสมมติฐานแปลกประหลาดและเป็นอันตราย แต่สุดท้ายก็เปลี่ยนให้ความเป็นเหตุเป็นผลชนะได้

    • ต้องนึกถึงความจริงที่ตอนนั้นต้นทุนด้านการแพ็กเกจในสหรัฐสูงมากด้วย ในวิดีโอ Asianometry ผมจำตอนหนึ่งได้ที่นักธุรกิจชาวญี่ปุ่นเล่าประสบการณ์ไปเท็กซัสราวทศวรรษ 70 แล้วเห็นว่า lead frame แพงมาก เลยผลิตในญี่ปุ่นให้ถูกก่อนส่งออกไปต่างประเทศ และเสียใจที่ตอนนั้นหาหนังสั้นๆ ตอนนั้นไม่เจออีก

  • ถ้าภาพ CT layer 2 ของ “Signals” ถูกนำไปใช้เป็นแบ็กกราวด์โลโก้ “Intel Inside” ก็น่าจะสัมผัสได้ถึงความสวยงามของยุคนั้นได้ดีมาก การที่ได้ทำคำถามเชิงนามธรรมแบบนี้ในงานของ kens แล้วไปเจอโครงสร้างที่สวยงามแบบบังเอิญคือสิ่งที่ดีที่สุดเลย ขอบคุณสำหรับงาน

  • แพ็กเกจเซรามิกเก่าชิ้นนี้เป็นจุดสูงสุดของความงามด้านการออกแบบชิปในความเห็นผม

  • ใน 386 มี 8 ขาที่ระบุว่า “NC”(No Connect) ซึ่ง Cyrix 486DLC ใช้ไปถึง 7 ขาได้ ถือว่าน่าหยุดคิดมาก A20M#(F13): เมื่อเมนบอร์ดรองรับ ทำให้สามารถเอา RAM ทั้งหมดเข้า L1 cache ได้ โดยไม่ต้องข้าม 64KB แรก FLUSH#(E13): ใช้ได้เมื่อเมนบอร์ดรองรับโดยไม่ต้องแฮกสำหรับการ flush L1 เดิมทีการแฮกนี้(BARB mode) เคยดูฉลาด แต่สุดท้ายทุกคนต่างใช้ DMA กับ Sound Blaster ทำให้ cache ถูก invalid อย่างต่อเนื่องระหว่างเล่นเกม RPLSET(C6), RPLVAl(C7): ใช้สำหรับดีบักสถานะของ L1 cache SUSP#(A4), SUSPA#(B4): รองรับ suspend และ wake-up ผ่าน INT/NMI เหมาะกับโน้ตบุ๊ก ที่น่าประหลาดใจ ข้อหนึ่งใน No Connect คือ B12 ซึ่งมี bond wire ต่ออยู่จริง และ Cyrix ใช้ขานี้เป็นอินพุต KEN# สำหรับเปิดใช้งาน L1 cache; ใน CPU ของ Intel มี NC เพียงตัวเดียวที่เป็น output จริง และ Cyrix ถูกออกแบบให้ขานี้ drive เป็น Low เพื่อเปิดใช้ cache

  • อยากรู้ว่า A0, A1 address pin อยู่ที่ไหน

    • 386 เป็น 32-bit processor ที่กำหนดที่อยู่เป็น 32-bit word จึงไม่ต้องการ address bits A0, A1 แทน แต่ถ้าต้องการอ่าน 1 byte หรือ 16-bit word จะใช้ 4 ขา Byte Enable (BE0#~BE3#) เพื่อระบุ byte ที่ส่งผ่าน และโครงสร้างนี้ก็ไม่สะอาดเท่าที่ควร ในกรณีที่ data bus ล่าง 16-bit ไม่ได้ถูกใช้ มันก็ยังคัดลอก 16-bit บนมาทำซ้ำลงบน 16-bit ล่าง เพื่อให้ 16-bit bus ถูกใช้งานอย่างมีประสิทธิภาพมากขึ้น