ทำ RAM ที่บ้าน [วิดีโอ]
(youtube.com)- ผลิต เซลล์ DRAM ด้วยอุปกรณ์ภายในบ้านและกระบวนการที่ประกอบขึ้นเอง เพื่อยืนยันการทำงานของ โครงสร้างพื้นฐานของ RAM ที่รวมทรานซิสเตอร์กับคาปาซิเตอร์
- ดำเนินกระบวนการเซมิคอนดักเตอร์ทีละขั้นตั้งแต่การตัดซิลิคอนเวเฟอร์ การสร้างชั้นออกไซด์ โฟโตลิโธกราฟี การกัดแห้ง การโดปด้วยฟอสฟอรัส การเติบโตของเกตออกไซด์ การทำคอนแทกต์คัต ไปจนถึง การเคลือบอลูมิเนียม
- จากการวัดอุปกรณ์ที่เสร็จแล้ว พบ คุณสมบัติแบบสวิตช์ ที่กระแสเปลี่ยนตามแรงดันเกต และค่าความจุสูงสุด 12.3 pF
- ในการขับ เซลล์ DRAM เดี่ยว คาปาซิเตอร์เก็บประจุถูกชาร์จถึง 3V ภายในไม่กี่ร้อยนาโนวินาที และประจุคงอยู่ได้นาน มากกว่า 2ms เล็กน้อย ก่อนต้องชาร์จใหม่
- แม้ยังไปไม่ถึงเวลาคงประจุเกิน 64ms ของ DRAM เชิงพาณิชย์ และยังเผยข้อจำกัดด้านการย่อขนาดอย่าง punch through แต่ก็เป็นจุดเริ่มต้นของการขยายเป็น อาร์เรย์ RAM ขนาดเล็กที่ทำเองที่บ้าน
โครงสร้าง DRAM และเป้าหมายการผลิต
- เซลล์ DRAM เป็นโครงสร้างที่วาง ทรานซิสเตอร์ และคาปาซิเตอร์เก็บประจุไว้ที่แต่ละจุดตัดของอาร์เรย์ที่ประกอบด้วยแถวและคอลัมน์
- ทรานซิสเตอร์ทำหน้าที่เป็นสวิตช์
- คาปาซิเตอร์เก็บประจุเหมือนแบตเตอรี่เพื่อเก็บข้อมูล 1 บิต
- เมื่อเปิดทรานซิสเตอร์ คาปาซิเตอร์จะถูกชาร์จ และเมื่อเปิดอีกครั้งเพื่ออ่าน ประจุจะไหลย้อนกลับมาให้ตรวจจับได้
- ระหว่างการอ่าน ประจุในคาปาซิเตอร์จะลดลง จึงต้องมีการ refresh เป็นระยะ
- สิ่งที่จะผลิตคือโครงสร้างขนาดเล็กบนเลย์เอาต์ 5x4 array ที่สามารถนำไปต่อขยายในภายหลังได้
- แต่ละจุดตัดมีทรานซิสเตอร์และคาปาซิเตอร์วางอยู่
- เป้าหมายสุดท้ายคือความยาวเกตของทรานซิสเตอร์ที่เล็กกว่า 1 ไมครอนเล็กน้อย
- ในแบบออกแบบ สีแต่ละสีหมายถึงคนละชั้น และอุปกรณ์ถูกสร้างขึ้นด้วย กระบวนการซ้อนชั้นแบบแซนด์วิช โดยวางทีละชั้น
ขั้นต้น: การเตรียมซิลิคอนและการโดป
- ใช้ ซิลิคอนเวเฟอร์ เป็นวัสดุตั้งต้น และตัดเป็นชิปขนาดเล็กด้วย diamond scribe
- อาศัยคุณสมบัติที่ซิลิคอนแตกตัวได้ดีตามระนาบผลึกบางทิศทาง
- หลังตัด ทำความสะอาดด้วย อะซีโตน และ ไอโซโพรพานอล เพื่อล้างสิ่งปนเปื้อนบนผิว
- มีเป้าหมายเพื่อกำจัดอนุภาคและละลายสารอินทรีย์
- จากนั้นจะเข้าสู่ขั้นตอนเปลี่ยนผิวจากซิลิคอนให้เป็นแก้ว จึงยังไม่จำเป็นต้องสะอาดสมบูรณ์แบบ
- นำชิปเข้าเตาเผาและให้ความร้อนที่ 1,100°C เพื่อสร้างชั้นออกไซด์หนา 3,300 อังสตรอมบนผิว
- เป็นการทำให้ซิลิคอนออกซิไดซ์เพื่อสร้างชั้นแก้ว
- ชั้นออกไซด์นี้จะทำหน้าที่เป็นมาสก์และชั้นป้องกันในขั้นตอนถัดไป
- บนผิวที่มีชั้นแก้วแล้ว เคลือบ liftoff resist ก่อนเพื่อใช้เหมือนชั้นยึดเกาะ
- แม้เดิมจะเป็นวัสดุสำหรับ metal lift-off แต่ก็ทำงานเป็นชั้นยึดเกาะได้ดี
- อบที่ 170°C เป็นเวลา 5 นาที
- จากนั้นสปินโค้ต photoresist ทับด้านบนและอบที่ 100°C เป็นเวลา 2 นาที
- ได้ฟิล์มบางสม่ำเสมอที่หนากว่า 1 ไมครอนเล็กน้อย
- ใช้ UV และมาสก์เพื่อสร้างแพตเทิร์นระดับแรก
- แสงที่ผ่านช่องเปิดของมาสก์จะเปิดรับแสง photoresist
- ส่วนที่ถูกเปิดรับแสงจะถูกล้างออกในน้ำยาดีเวลอป เกิดเป็นแพตเทิร์น
- ระบบ microscope stepper จะฉายแพตเทิร์นแบบย่อส่วน และซอฟต์แวร์ที่เขียนเองใช้ควบคุมโฟกัสและการเปิดรับแสง
- ใช้อุปกรณ์หุ่นยนต์เพื่อให้การดีเวลอปมีความสม่ำเสมอยิ่งขึ้น
- ใช้ photoresist ที่ทำแพตเทิร์นแล้วเป็นมาสก์สำหรับการกัดแห้ง
- เอาชั้นแก้วออกเฉพาะตำแหน่งเพื่อเปิดผิวซิลิคอน
- หลังการกัด ใช้ DMSO ที่ให้ความร้อนเพื่อลอก photoresist ออก
- ผลลัพธ์คือได้โครงสร้างที่มีหน้าต่างเปิดในชั้นออกไซด์หนา 3,300 อังสตรอม
- ใช้หน้าต่างในชั้นออกไซด์นี้สร้าง source และ drain ของทรานซิสเตอร์
- source และ drain ทำหน้าที่เป็นขั้วอินพุตและเอาต์พุตของสวิตช์
- ส่วนเกตจะถูกสร้างภายหลังในบริเวณตรงกลาง
- เติม ฟอสฟอรัส ลงในซิลิคอนเพื่อเพิ่มการนำไฟฟ้าในบริเวณดังกล่าว
- ในอุตสาหกรรมมักใช้อิออนอิมพลานเตชัน แต่ไม่ได้ใช้ที่นี่เพราะต้นทุนและขนาดอุปกรณ์
- ใช้ phosphorus doped spin-on glass ที่ทำขึ้นเองแทนผลิตภัณฑ์เชิงพาณิชย์
- ในชิ้นทดสอบ ก่อนกระบวนการนี้ยังยากที่จะตรวจสอบความต่อเนื่องด้วยมัลติมิเตอร์
- หลังทำแล้วพบว่ามีการนำไฟฟ้าสูงมาก
- ได้ผลลัพธ์ใกล้เคียงการโดประดับสูงมาก
- เคลือบสารละลายเดียวกันลงบนชิปนี้และอบโดยค่อย ๆ เพิ่มอุณหภูมิ
- เพื่อลบตัวทำละลายและป้องกันการแตกร้าวกับความเค้น
- ระหว่างการสังเคราะห์เกิดตะกอนแก้วเล็กน้อย
- ระบุว่าส่วนใหญ่เป็นเพียงเรื่องรูปลักษณ์และไม่ส่งผลมากนัก
- ครั้งถัดไปควรกรองออกจะเหมาะสมกว่า
- สร้างเครื่องคำนวณเพื่อคาดการณ์ความลึกของการโดปและทำโมเดล doping profile
- เป้าหมายคือให้โปรไฟล์ตื้นกว่านี้
- เพื่อให้ได้เช่นนั้น จึง anneal ที่ 1,100°C เป็นเวลา 5 นาที แล้วล้าง spin-on glass ออกด้วย HF
- จากนั้นทำ drive-in anneal ที่ 1,000°C เป็นเวลา 10 นาที
ขั้นกลาง: เกตออกไซด์และคอนแทกต์
- หลังสร้าง source และ drain แล้ว จึงทำกระบวนการสำหรับ บริเวณเกต ของทรานซิสเตอร์และบริเวณคาปาซิเตอร์
- เนื่องจากยังมีชั้นแก้วอยู่ จึงเคลือบ liftoff resist และ photoresist อีกครั้งตามลำดับ
- บริเวณ channel ถูกจัดแนวให้อยู่ระหว่าง source และ drain เดิม
- พร้อมกันนั้นยังจัดแนวและเปิดรับแสงบริเวณคาปาซิเตอร์เก็บประจุที่อยู่เหนือทรานซิสเตอร์ด้วย
- หลังดีเวลอป ใช้ HF กัดเอาออกไซด์ตรงกลางระหว่าง source กับ drain และออกไซด์ข้างคาปาซิเตอร์ออก
- เพราะออกไซด์เดิมหนาเกินไป จึงต้องทำเกตออกไซด์และออกไซด์ของคาปาซิเตอร์ให้ได้ความหนาที่เหมาะสม
- ทำ piranha clean เพื่อทำความสะอาดบริเวณ channel ซึ่งสำคัญที่สุด
- เป็นการล้างที่กำจัดสารอินทรีย์และโลหะส่วนใหญ่บนผิวอย่างรุนแรง
- จากนั้นนำกลับเข้าเตาเพื่อปลูกเกตออกไซด์และออกไซด์ของคาปาซิเตอร์
- ต้องการออกไซด์ที่บางเพื่อให้ได้ค่าความจุสูงขึ้นและควบคุมเกตได้ดีขึ้น
- กระบวนการที่ 950°C นาน 38 นาทีทำให้ได้ออกไซด์หนา 200 อังสตรอม หรือ 20 นาโนเมตร
- ส่วนภายนอกอุปกรณ์ยังคงมีออกไซด์ที่หนากว่า
- จากนั้นทำกระบวนการ contact cut เพื่อเปิดรูในชั้นออกไซด์เฉพาะตำแหน่งสำหรับการเชื่อมต่อไฟฟ้า
- เคลือบและอบ LOR กับ photoresist
- จัดแนวและเปิดรับแสงมาสก์ contact cut เพื่อสร้างช่องเปิดขนาดเล็ก
- HF จะกัดชั้นแก้วบนผิวซิลิคอนผ่านช่องเปิดเหล่านี้เพื่อสร้างทางเชื่อมต่อไฟฟ้า
ขั้นสุดท้าย: การเคลือบโลหะและทำอุปกรณ์ให้สมบูรณ์
- ในระดับสุดท้าย มีการเคลือบโลหะเพื่อสร้าง เกต ของทรานซิสเตอร์ คอนแทกต์ไฟฟ้า และอิเล็กโทรดของคาปาซิเตอร์
- เคลือบและอบ LOR กับ photoresist อีกครั้ง ก่อนจัดแนวและเปิดรับแสงมาสก์สุดท้าย
- หากขั้นก่อนหน้ามุ่งเน้นการนำวัสดุออก ขั้นนี้จะใช้ช่องเปิดใน photoresist เป็นเหมือน stencil
- หลักการคล้ายสเตนซิลพ่นสี คือสร้างวัสดุเฉพาะจุดที่ต้องการเท่านั้น
- โลหะที่ใช้คือ อะลูมิเนียม
- ในระบบ sputter อาร์กอนจะชน target โลหะ ทำให้อะตอมโลหะไปเคลือบบนผิวตัวอย่าง
- เคลือบได้ค่อนข้างสม่ำเสมอ ยกเว้นบางบริเวณขอบตัวอย่างที่มีเทปติดอยู่
- หลังจากนั้น ใช้ DMSO ที่ให้ความร้อนเพื่อลอก photoresist ออก ทำกระบวนการ lift-off
- โลหะจะบิดงอและหลุดออกไป เหลือเฉพาะแพตเทิร์นที่ต้องการ
- จากการส่องกล้องจุลทรรศน์ พบโครงสร้าง อาร์เรย์ DRAM ครบทั้งทรานซิสเตอร์ คาปาซิเตอร์ และส่วนเชื่อมต่อ
- โครงสร้างหน้าตัดก็สอดคล้องกับแนวคิดเริ่มต้น
- ทรานซิสเตอร์ควบคุมการไหลของกระแสและชาร์จคาปาซิเตอร์เก็บประจุเพื่อเก็บบิตข้อมูลได้
ผลการวัดและข้อจำกัด
- ประเมินคุณสมบัติทางไฟฟ้าด้วยอุปกรณ์ทดสอบในห้องและ semiconductor parameter analyzer
- เนื่องจากเป็นอุปกรณ์ระดับนาโน จึงใช้ micromanipulator ที่มีปลายโพรบขนาดเล็กแทนสายไฟทั่วไป
- ในการวัดทรานซิสเตอร์ พบเส้นโค้งกระแสที่แตกต่างกันตามแรงดันเกต
- ได้คุณสมบัติแบบสวิตช์ที่บางครั้งแทบไม่มีกระแส และบางครั้งมีกระแสมากขึ้นตามแรงดันเกต
- สำหรับการใช้งานเป็น RAM เพียงแค่การเปิดปิดพื้นฐานก็เพียงพอแล้ว
- อย่างไรก็ตาม ไม่เกิด current saturation แบบทรานซิสเตอร์ทั่วไป และที่แรงดันสูงกระแสยังเพิ่มต่อเนื่อง
- เกิด punch through ซึ่งเป็นรูปแบบหนึ่งของ short channel effect
- เพราะระยะระหว่าง source กับ drain ต่ำกว่า 1 ไมครอน เมื่อแรงดันเพิ่มขึ้น ทั้งสองบริเวณจึงแทบเชื่อมถึงกัน
- ส่งผลให้กระแสเพิ่มขึ้นและอำนาจควบคุมของเกตลดลง
- แม้ยังทำงานได้ที่แรงดันต่ำ แต่ก็เผยให้เห็นความยากของการย่อขนาด
- คาปาซิเตอร์วัดด้วย CV plotter
- วัดค่าความจุขณะเปลี่ยนแรงดัน
- ค่าความจุสูงสุดอยู่ที่ 12.3 pF
- ใกล้เคียงกับค่าทฤษฎีเชิงอุดมคติที่ออกแบบไว้ซึ่งอยู่ราวสิบกว่าพิโคฟารัด
- เมื่อทดสอบให้ทำงานร่วมกันเป็น เซลล์ DRAM เดี่ยว ทรานซิสเตอร์สามารถชาร์จคาปาซิเตอร์เก็บประจุถึง 3V ได้ภายในไม่กี่ร้อยนาโนวินาที
- หลังจากนั้นแรงดันจะค่อย ๆ ลดลงตามเวลา
- เก็บประจุไว้ได้เพียง มากกว่า 2ms เล็กน้อย
- หลังจากนั้นต้องชาร์จใหม่
- DRAM เชิงพาณิชย์สามารถเก็บประจุได้นาน เกิน 64ms
- ดีไซน์นี้จึงต้อง refresh ถี่กว่ามาก
- ผู้สร้างระบุว่านี่คือครั้งแรกของการ สร้าง RAM ที่บ้าน
- ตอนนี้ยังอยู่ในขั้นพิสูจน์การทำงานระดับไม่กี่เซลล์
- ยังไม่ถึงระดับที่จะเอาไปให้พีซีรัน Doom ได้
- ขั้นถัดไปคือการนำหลายเซลล์มาต่อรวมกันเพื่อขยายเป็น อาร์เรย์ขนาดใหญ่ขึ้น
- และมีแผนจะเชื่อมต่อเข้ากับพีซีในภายหลัง
4 ความคิดเห็น
ราคาแรมขึ้นแรงขนาดนี้ คงต้องทำใช้เองที่บ้านแล้วสินะ ^^
ความเห็นจาก Hacker News
ดูเหมือนว่าในคอมเมนต์จะเล่นคำกับ
lambกันสินะdram แบบเลี้ยงปล่อย, ฟาร์มแกะ, เลี้ยงด้วยหญ้า, เนื้อสด ฯลฯ....
55555 คนพวกนี้ตลกดีนะ