- โปรเจกต์ FPGA N64 ใช้เวลาพัฒนามา 5 ปี และตอนนี้ใกล้เสร็จสมบูรณ์แล้ว โดยส่วนสำคัญหลักได้รับการพัฒนาเกือบครบถ้วน
- การออกแบบ CPU ใช้ไปป์ไลน์แบบเต็มสำหรับคำสั่ง MIPS มาตรฐาน พร้อมฟังก์ชัน interlock และ bypass ที่ผ่านการทดสอบและยืนยันแล้วว่าใช้งานได้
- CPU สามารถทำงานได้สูงสุดถึง 150mhz โดยไม่มี TLB, FPU และ cache core ส่วนเป้าหมายของคอร์อื่น ๆ อยู่ที่ 120Mhz
- ไปป์ไลน์ 64 บิตและรีจิสเตอร์ 64 บิตทำงานได้สมบูรณ์แล้ว และการโหลดกับการบันทึกข้อมูลแบบ 64 บิตก็ทำงานได้อย่างสมบูรณ์
- TLB core และ FPU core สร้างเสร็จและผ่านการทดสอบแล้ว โดย FPU ALU ถูกแยกออกจากไปป์ไลน์ ALU หลักเพื่อทำให้ FPGA logic ง่ายขึ้น
- หน่วยความจำแคชแบบ dual-clock ช่วยให้โอเวอร์คล็อก CPU ได้อย่างอิสระจากความถี่คล็อกของ RCP core
- Instruction cache เสร็จสมบูรณ์และทำงานได้ โดยเปิดให้ CPU interface ทำงานด้วย data bus แบบ 64 บิตที่กว้างขึ้นเพื่อลดคอขวด
- การออกแบบบัสรองรับการเข้าถึง RAM แบบ 128 บิต / ช่อง DMA, การเข้าถึงรีจิสเตอร์สำหรับแอดเดรสและอุปกรณ์แบบ 32 บิต และการเข้าถึง extended bit แบบ 64 บิตสำหรับ RDP/VI Z-buffer และ Color alpha expansion bit
- MIPS interface ให้การเข้าถึงมาตรฐานสำหรับรีจิสเตอร์และ local memory รวมถึงการเข้าถึง RAM ผ่านช่อง DMA
- PIF/SI interface รองรับอินพุตคอนโทรลเลอร์ที่ใช้งานได้แล้ว และงานสำหรับ memory pak กับ rumble pak ก็เสร็จสิ้นแล้ว
- Ram controller มีการตั้งค่ารีจิสเตอร์ครบทั้งหมด และสามารถอ่านและเขียนพร้อมกันไปยัง MIG7 ram controller ได้
- RSP core สร้างเสร็จแล้ว โดย DMA, Imem และ Dmem ทั้งหมดเสร็จสมบูรณ์และทำงานได้
- RDP core สร้างเสร็จแล้ว โดยมีการออกแบบและทดสอบไปป์ไลน์ พร้อมสร้าง memory interface เรียบร้อย
- Video core มี scaling unit และ HDMI core ที่ทำงานได้ พร้อม DMA ที่ทำงานได้สมบูรณ์
- Audio core ส่งเสียงผ่านพอร์ต HDMI และตรวจสอบ DAC controller แล้ว
- โปรเจกต์นี้เขียนขึ้นโดยผู้พัฒนาเพียงคนเดียวทั้งหมด และไม่มีการรั่วไหลของส่วนแกนหลักในการพัฒนา
- ผู้พัฒนากล่าวขอบคุณทีม N64Brew และทีม Decompiler สำหรับการทดสอบและการเข้าถึงซอร์สโค้ด
1 ความคิดเห็น
ความคิดเห็นบน Hacker News
inlineอาจส่งผลเสียต่อประสิทธิภาพได้