Turin ของ AMD: เปิดตัว EPYC รุ่นที่ 5

 (chipsandcheese.com)
3 คะแนน โดย GN⁺ 2024-10-13 | 1 ความคิดเห็น | แชร์ทาง WhatsApp
  • การทดสอบจริงของ AMD EPYC 9575F แสดงให้เห็นความแตกต่างของ Turin โดยเน้นไปที่ การเปลี่ยนแปลงของซับซิสเต็มหน่วยความจำ สำหรับเซิร์ฟเวอร์ มากกว่าการอธิบายซ้ำเรื่องคอร์ Zen 5
  • แบนด์วิดท์แบบเธรดเดียวอยู่ที่ระดับอ่านราว 52GB/s, เขียนราว 48GB/s และ add ราว 95GB/s ขณะที่การอ่านทั้งซ็อกเก็ตแตะเกือบ 99% ของค่าทฤษฎีที่ 576GB/s
  • Turin สำหรับเซิร์ฟเวอร์ใช้ GMI3-W พร้อม GMI 2 ลิงก์ระหว่าง CCD กับ I/O die และเพิ่มความกว้างลิงก์ฝั่งเขียนเป็น 32B ต่อลิงก์ ทำให้แบนด์วิดท์ของ CCD สูงกว่า Zen 5 บนเดสก์ท็อป
  • latency ของหน่วยความจำในภาวะไม่มีโหลดใกล้เคียงกับ Genoa แต่ latency ระหว่างคอร์เพิ่มขึ้นเป็น Intra-CCD ราว 45ns, Inter-CCD ราว 150ns และ ระหว่างซ็อกเก็ตราว 260ns ซึ่งสูงกว่า Genoa
  • 9575F ซึ่งมี 64 คอร์ สามารถแตะ 5GHz สูงสุดในงานเธรดเดียว และรักษาระดับราว 4.3GHz ใน Cinebench 2024 แบบ 128 เธรด สะท้อนลักษณะของ SKU องค์กรที่เน้นความถี่สูงและจำนวนคอร์ค่อนข้างต่ำ

การเปลี่ยนแปลงของ Turin ผ่าน EPYC 9575F

  • การวิเคราะห์ Turin อ้างอิงจากข้อมูลวัดจริงของ AMD EPYC 9575F เป็นหลัก
    • สามารถทดสอบ CPU ตัวนี้ได้ผ่าน Jordan จาก StorageReview
    • เนื่องจากคอร์ Zen 5 ถูกพูดถึงไปแล้วในบริบทของมือถือ เดสก์ท็อป และการเปรียบเทียบรุ่นย่อย ครั้งนี้จึงโฟกัสที่ ซับซิสเต็มหน่วยความจำ
  • สไลด์เปิดตัว Turin ของ AMD ดูได้ที่ Serve the Home และที่นี่จะให้น้ำหนักกับข้อมูลที่วัดเองมากกว่า

โครงสร้าง GMI ที่เพิ่มแบนด์วิดท์ให้ CCD

  • ผลการทดสอบแบบ 1T แสดงว่าแบนด์วิดท์หน่วยความจำแบบเธรดเดียวของ EPYC 9575F อยู่ที่ระดับดังนี้
    • อ่าน: ประมาณ 52GB/s
    • เขียน: ประมาณ 48GB/s
    • add หรือ Read-Modify-Write: ประมาณ 95GB/s
  • คอร์เดียวก็ใช้แบนด์วิดท์หน่วยความจำของ CCD ทั้งชุดได้ในสัดส่วนมาก
    • การอ่านใช้ได้เกือบครึ่งหนึ่งของแบนด์วิดท์การอ่านทั้ง CCD
    • การเขียนใช้ได้ราว 55% ของแบนด์วิดท์การเขียนทั้ง CCD
    • add ใช้ได้มากกว่าสองในสามของแบนด์วิดท์ add ทั้ง CCD
  • ความต่างนี้มาจากโครงสร้าง GMI3-W ของ Turin สำหรับเซิร์ฟเวอร์
    • EPYC 9575F มี GMI 2 ลิงก์ที่เชื่อมกับ I/O die
    • Ryzen 9950X ใช้ GMI เพียงลิงก์เดียว
    • ลิงก์เขียนของ GMI ฝั่งเซิร์ฟเวอร์มีขนาด 32B ต่อลิงก์ มากกว่า 16B ต่อลิงก์ของ Zen 5 บนเดสก์ท็อป

หน่วยความจำ 12 ช่องสัญญาณและประสิทธิภาพทั้งซ็อกเก็ต

  • Turin รองรับ หน่วยความจำ 12 ช่องสัญญาณ และรองรับได้สูงสุดถึง DDR5-6400MT/s
    • DDR5-6400MT/s รองรับเฉพาะบางระบบที่ผ่านการรับรอง
    • ความเร็วนี้ทำได้เฉพาะการจัดวางแบบ 1 DIMM ต่อช่องสัญญาณ
  • ระบบทดสอบทำงานที่ DDR5-6000MT/s
    • ระบบส่วนใหญ่รองรับ DDR5-6000MT/s เมื่อใช้แบบ 1 DIMM ต่อช่องสัญญาณ
    • หากใช้ 2 DIMM ต่อช่องสัญญาณ ความเร็วหน่วยความจำจะลดลงเหลือ 4400MT/s
    • บนเมนบอร์ดที่มีสล็อต DIMM 2 ช่องต่อหนึ่งช่องสัญญาณ หากใช้เพียง 1 DIMM ต่อช่องสัญญาณ คาดว่าจะได้ 5200MT/s
  • แบนด์วิดท์การอ่านของทั้งซ็อกเก็ต 9575F แตะเกือบ 99% ของค่าทฤษฎีที่ 576GB/s
    • เขียน: 435GB/s
    • add: 453GB/s
  • บน AMD Volcano Platform ยังมีการวัดแบนด์วิดท์ระหว่างซ็อกเก็ตของ 9575F สองตัวด้วย
    • แพลตฟอร์มนี้มี GMI 3 ลิงก์ ระหว่าง CPU ทั้งสองตัวเท่านั้น
    • ผลลัพธ์ใกล้เคียงมากกับการทดสอบ Bergamo และระบบ Bergamo ก็ใช้โครงสร้าง GMI 3 ลิงก์เหมือนกัน

latency ภายใต้โหลดและ latency ระหว่างคอร์

  • latency ของหน่วยความจำของ Turin ในภาวะไม่มีโหลดใกล้เคียงกับ Genoa มาก
  • ในงาน Hot Chips 2024 ทาง Ampere Computing เผยกราฟ latency ของหน่วยความจำภายใต้โหลดของชิป AmpereOne และ CPU AMD Genoa และมีการนำแนวคิดนั้นมาสร้างการทดสอบ latency ภายใต้โหลด แบบใกล้เคียงกัน
  • วิธีทดสอบคือใช้เบนช์มาร์กแบนด์วิดท์หน่วยความจำเพื่อเติมโหลดให้ลิงก์ IOD-CCD หรือทั้งระบบหน่วยความจำ จากนั้นวัด latency ของหน่วยความจำด้วยคอร์หรือ CCD ที่เหลือ
    • ในการทดสอบ CCD เดียว จะรันเบนช์มาร์กแบนด์วิดท์หน่วยความจำบน 7 คอร์ของ CCD หนึ่งตัว แล้ววัด latency ที่คอร์ที่ 8
    • ในการทดสอบทั้งระบบ จะรันเบนช์มาร์กแบนด์วิดท์หน่วยความจำบน 7 CCD ของ 9575F แล้ววัด latency ที่ CCD ตัวที่ 8
  • เมื่ออยู่ภายใต้โหลด การเพิ่มขึ้นของ latency หน่วยความจำของ 9575F อยู่ในระดับใกล้เคียงกันตามเงื่อนไขต่าง ๆ
    • เมื่อโหลดอยู่ใน CCD เดียว เพิ่มขึ้นจากภาวะไม่มีโหลดราว 39ns
    • เมื่อโหลดทั้งระบบ เพิ่มขึ้นจากภาวะไม่มีโหลดราว 31ns
  • latency ระหว่างคอร์สูงขึ้นกว่า Genoa โดยเฉพาะการเพิ่มขึ้นภายใน CCD ที่เด่นชัด
    • latency ภายใน CCD เดียว: ประมาณ 45ns
    • latency ระหว่าง CCD: ประมาณ 150ns
    • latency ระหว่างซ็อกเก็ต: ประมาณ 260ns

ความเร็วสัญญาณนาฬิกาและตำแหน่งผลิตภัณฑ์

  • EPYC 9575F สามารถดันคอร์ทั้ง 64 คอร์ไปแตะสูงสุด 5GHz ในการทดสอบแบบเธรดเดียวได้
  • ในการทดสอบแบนด์วิดท์หน่วยความจำ สามารถรันคอร์ทั้ง 8 คอร์ของ CCD หนึ่งตัวที่ 5GHz ได้ทั้งหมด
  • ใน Cinebench 2024 เมื่อใช้ครบ 128 เธรด จะรักษาความถี่ไว้ได้ราว 4.3GHz
  • Wendell จาก Level1Techs พบความเร็วแบบ all-core ราว 4.9GHz ในเวิร์กโหลดเว็บเซิร์ฟเวอร์/TLS transaction ซึ่งเป็นงานที่มีการเวกเตอร์ไรซ์น้อยกว่า
  • ไลน์อัป Turin มีทั้ง SKU ที่เน้นจำนวนคอร์สูงและ SKU ที่เน้นความถี่สูง
    • AMD มี SKU จำนวนคอร์สูงอย่าง 9755 และ 9965
    • และยังมี SKU แบบ 9575F ที่มีจำนวนคอร์ต่ำกว่าแต่ความถี่สูงมาก
    • การที่ 64 คอร์ถูกมองว่าเป็น ‘จำนวนคอร์ต่ำ’ เองก็สะท้อนการเปลี่ยนแปลงของตลาด CPU เซิร์ฟเวอร์
  • Turin ใกล้เคียงกับการเปลี่ยนผ่านจาก Milan ไป Genoa มากกว่าการปฏิวัติแบบก้าวกระโดดเหมือนจาก Naples ไป Rome โดยเป็นวิวัฒนาการที่ผสาน แบนด์วิดท์หน่วยความจำที่เพิ่มขึ้น จำนวนคอร์ที่เพิ่มขึ้น และการอัปเดตคอร์ เข้าด้วยกัน

บทความที่เกี่ยวข้อง

1 ความคิดเห็น

 
GN⁺ 2024-10-13
ความคิดเห็นจาก Hacker News

  • AMD EPYC 9175F เป็นรุ่นที่แปลกที่สุด: มี 16 คอร์แต่มี แคช L3 512MB ดูเหมือนทำมาสำหรับลูกค้าที่ต้องการลดค่าไลเซนส์ต่อคอร์
    ถ้าไม่ใช่อย่างนั้น การใส่คอร์น้อยขนาดนี้ในชิปราคาแพงขนาดนี้ก็ดูไม่ค่อยสมเหตุสมผล ไม่รู้ว่า Oracle ยังใช้รูปแบบไลเซนส์แบบนี้อยู่หรือเปล่า แต่ถ้าใช่ก็ควรเลิกได้แล้ว
    อาจใช้กับงานอย่าง HFT ที่ต้องการเอาอัลกอริทึมทั้งหมดขึ้นไปไว้ใน L3 เพื่อให้ได้ latency ต่ำที่สุดแบบสุดขั้ว หรืออาจเป็นกรณีที่ต้องการใช้เฉพาะคอร์ที่ดีที่สุดในแต่ละชิปเล็ตก็ได้ ถึงอย่างนั้นก็น่าจะเป็นเพราะ ไลเซนส์ซอฟต์แวร์ มากกว่า

    • การจำลองเหตุการณ์แบบไม่ต่อเนื่อง ก็เป็นตัวอย่างที่ดี สิ่งอย่าง spiking neural network ถ้าจะจำลองอย่างแม่นยำจะถูกทำให้เป็นลำดับผ่าน pending spike queue จึงโดยเนื้อแท้แล้วใกล้เคียงกับ single-thread
      การคงสถานะทั้งหมดไว้ในแคชโลคัล แล้วเลือกคอร์ที่เร็วที่สุดมารัน คือการจัดวางที่ดีที่สุด ถ้ารันได้ 16 ตัวแบบขนาน ก็ลดพื้นที่การค้นหาได้เท่านั้น
      สำหรับปัญหาแบบนี้แทบไม่ต้องกังวลเรื่อง latency ระหว่าง CCD แม้จะรันอะไรอย่าง genetic algorithm ที่มีการ crossover ระหว่างคอร์จริงเป็นระยะ ๆ ความต้องการแบนด์วิดท์ระหว่างคอร์ก็ยังต่ำ
    • แอปพลิเคชันแบบ single-thread มีอยู่มาก และหลายครั้งการจ่ายเงินหลักพันดอลลาร์ซื้อ CPU ความเร็วสูงมาก ถูกกว่าการจ่ายเงินหลายหมื่นดอลลาร์ให้โปรแกรมเมอร์เขียนโค้ดใหม่ให้ขนานได้
      อย่างที่บอก ถ้าเป็น โค้ดจากบุคคลที่สาม ที่ไม่มีซอร์สหรือสิทธิ์ การเขียนใหม่ก็มักเป็นไปไม่ได้ตั้งแต่แรก
    • แคช 512MB นี่น่าทึ่งมาก ไม่กี่ปีก่อนยังรู้สึกแปลกใจที่แคชของ Xeon ที่ใช้มีขนาดเท่ากับ RAM ของระบบที่เคยใช้ตอนเด็ก ๆ และในฐานะคนรุ่นมิลเลนเนียล นั่นไม่ใช่เครื่องโบราณอย่าง Commodore แต่เป็น PC จริง ๆ ที่รัน Quake ได้ด้วย
      แต่ 512MB นี่ถือว่าค่อนข้างเหลือเฟือ สงสัยเหมือนกันว่าอาจเอา Puppy Linux ทั้งตัวขึ้นไปไว้ในแคช L3 ได้หรือเปล่า
    • MATLAB Parallel Server ก็ใช้ไลเซนส์แบบคิดต่อคอร์
      https://www.mathworks.com/products/matlab-parallel-server/li...
    • อัลกอริทึมจำนวนมากถูกจำกัดด้วย แบนด์วิดท์หน่วยความจำ แม้บนเวิร์กสเตชัน 16 คอร์ ก็เคยรันงานหลายครั้งที่ให้ประสิทธิภาพสูงสุดเมื่อใช้เธรดน้อยกว่า 16 เธรด
      การทดสอบอัลกอริทึมด้วยจำนวนเธรดหลาย ๆ ค่าแล้วเลือกจำนวนเธรดที่เหมาะที่สุดเป็นวิธีที่พบได้ทั่วไป อัลกอริทึมที่ใช้หน่วยความจำหนักมักให้ประสิทธิภาพสูงสุดที่จำนวนคอร์ค่อนข้างน้อย

  • Phoronix เพิ่งรีวิวเปรียบเทียบ Turin Dense 196 คอร์ กับ AmpereOne 192 คอร์
    ราคาที่ Ampere แนะนำคือ 5.5 พันดอลลาร์ ส่วน EPYC อยู่ที่ 1.5 หมื่นดอลลาร์, Turin 196 มีประสิทธิภาพดีกว่า 1.6 เท่า ขณะที่ Ampere มีประสิทธิภาพต่อพลังงานดีกว่า 1.2 เท่า
    ถ้าดูประสิทธิภาพจริงต่อดอลลาร์ตามรีวิวของ Phoronix แล้ว Ampere 192 คอร์ดีกว่า Turin Dense 196 คอร์ 1.7 เท่า กล่าวคือด้วยเงิน 5.5 พันดอลลาร์ คุณอาจซื้อ CPU AmpereOne 192 คอร์ (274W) หรือ CPU Turin Dense 48 คอร์ (300W) ได้
    Ampere มีแผนออกผลิตภัณฑ์ 256 คอร์, 3nm, หน่วยความจำ 12 แชนเนลในปีหน้า จึงอาจแข่งขันกับ Turin Dense และ Sierra Forest ได้ดีขึ้นในด้านประสิทธิภาพดิบ จุดแข็งตอนนี้คือ ประสิทธิภาพต่อดอลลาร์
    ประสิทธิภาพของชิปเซิร์ฟเวอร์ที่ใช้ Nuvia ของ Qualcomm ก็น่าสนใจมากเช่นกัน ถ้าการปรับปรุงคอร์ ARM ฝั่งไคลเอนต์เป็นเบาะแส ก็น่าสนใจว่าชิปแบบพัฒนาขึ้นเองอย่าง AWS Graviton, Google Axion, Microsoft Cobalt, Nvidia Grace, Alibaba Yitian จะแข่งขันกับคอร์ Neoverse ที่ดีขึ้นอย่างไร ภาพรวมคือ Nuvia ปะทะ ARM ปะทะ AmpereOne
    ตอนนี้อาจเป็น ยุคทองของ CPU เซิร์ฟเวอร์ จริง ๆ เมื่อ 7 ปีก่อนมีแทบแต่ Intel Xeon แต่ตอนนี้มีตัวเลือกมากมาย

    • AMD ก็ชนะในด้าน ประสิทธิภาพ/W ด้วย ซึ่งเป็นผลลัพธ์ที่มีความหมายไม่น้อยสำหรับคนที่เคยเชื่อว่า X86 ไม่มีทางตามประสิทธิภาพของ ARM/RISC ได้ทัน
      ทุกวันนี้ดาต้าเซ็นเตอร์จำนวนมากมักถูกจำกัดด้วยพลังงานที่มีอยู่และการระบายความร้อนที่ตามมา จึงเป็นสัญญาณที่ดีสำหรับ Turin
    • การเปรียบเทียบประสิทธิภาพต่อดอลลาร์กำลังเทียบกับรุ่น Turin ราคาตามคำแนะนำที่แพงที่สุด รุ่นนั้นไม่ใช่ผลิตภัณฑ์ที่มีประสิทธิภาพต่อดอลลาร์ดีที่สุด แต่เป็นรุ่นที่คนซื้อเพื่อเพิ่ม ความหนาแน่น หรือ ประสิทธิภาพต่อวัตต์ ให้สูงสุด และในด้านนี้มันนำหน้า Ampere
      ถ้าดูแค่ประสิทธิภาพต่อดอลลาร์ ควรดูรุ่น Zen5 ที่มีจำนวนคอร์น้อยกว่า ไม่ใช่ Zen5c และฝั่งนี้มีประสิทธิภาพต่อดอลลาร์เป็นสองเท่าของ 9965 แบบ 192 คอร์
      เหตุผลที่วิธีเดียวกันใช้กับ Ampere ได้ไม่ค่อยดี คือรุ่น 192 คอร์ 3.2GHz นั้นแทบจะอยู่ใกล้จุดประสิทธิภาพต่อดอลลาร์สูงสุดอยู่แล้ว
    • ความต่างคือ EPYC CPU หาได้ แต่ Ampere CPU หามาไว้ในมือได้ยาก
    • ราคาที่ Ampere แนะนำค่อนข้างใกล้เคียงกับราคาที่ผู้ผลิตระบบส่วนใหญ่จ่ายจริง ส่วน EPYC หรือ Xeon นั้นโดยทั่วไปถือได้ว่าผู้ผลิตส่วนใหญ่ซื้อได้ในราคาลดเกือบ 50% จากราคาที่แนะนำ
    • เป็นยุคที่น่าสนใจจริง ๆ และการร่วงลงของ Intel ก็น่าเสียดายมาก อย่างไรก็ตาม อย่างที่หลายคนเตือนกันมา Intel ควรมองเห็นสถานการณ์นี้ล่วงหน้าแล้ว

  • เป็นสเกลที่มหาศาลจริง ๆ แค่เมื่อ 20 ปีก่อน CPU หนึ่งตัวมีแค่ 1–2 คอร์ ถ้าเซิร์ฟเวอร์แบบ dual socket มี 4 คอร์ก็ถือว่าโชคดีแล้ว
    ตอนนี้เซิร์ฟเวอร์เครื่องเดียวแทบจะมีได้เกือบ 400 คอร์ แน่นอนว่าถ้าใช้คอร์ ARM อาจมีได้มากกว่านี้ แต่ตอนนี้อย่างน้อยก็ยังไม่ได้ประสิทธิภาพระดับนี้

    • ชิป 2 ตัวสามารถใช้เธรดกว่า 700 เธรดทำให้ NIC 400GbE 2 ตัวเต็มแบนด์วิดท์ได้ และกินไฟ 500W ต่อชิป จึงต่ำกว่า 2W ต่อเธรด ทั้งหมดนี้อยู่ใน แพ็กเกจ 2U
      ถ้าเป็นเมื่อ 20 ปีก่อนคงต้องใช้อุปกรณ์หลายแร็ก
    • ในทางกลับกัน ตอนนั้นถ้าพูดถึงความก้าวหน้า 20 ปี ก็คงคาดกันว่าคอร์จะ เร็วขึ้น 1000 เท่า แต่จริง ๆ แล้วใกล้เคียงประมาณ 5 เท่า
    • สงสัยว่าในบรรดา งาน big data ที่รันบนคลัสเตอร์ จะมีสักเท่าไรที่ตอนนี้จะเร็วกว่าอย่างมากบนเครื่องใหญ่เครื่องเดียวที่ใช้ duckdb แทน Spark
    • ทุกวันนี้บริการส่วนใหญ่สามารถยัดลงใน เซิร์ฟเวอร์เครื่องเดียว แล้วยังรองรับผู้ใช้หลายล้านคนต่อวันได้
      ถ้าเช่าเซิร์ฟเวอร์ dedicated แรง ๆ ได้ในราคาต่ำกว่าเดือนละ 1000 ดอลลาร์และประหยัดเงินได้หลายหมื่นดอลลาร์ ก็สงสัยว่าจะกระทบต่อบริการคลาวด์ที่แพงเกินไปอย่างไร เงินจำนวนนั้นอาจพอจ้างผู้ดูแลระบบเต็มเวลาแล้วยังเหลือด้วยซ้ำ
    • ใช่ ชิปเซิร์ฟเวอร์ dual-core รุ่นแรก ๆ ออกมาราวปี 2005 เป็น Opteron 90nm Denmark/Italy/Egypt และ Paxville Xeon ส่วนฝั่ง Intel เท่าที่รู้กว่าจะเริ่มจริงจังก็ปี 2007

  • ถ้ามี เซิร์ฟเวอร์ bare metal AMD Turin ขึ้นบน Hetzner ก็อยากลอง deploy ดู รุ่นก่อนหน้าก็คุ้มค่ามากอยู่แล้ว รุ่นนี้ดูเหมือนจะดีขึ้นไปอีกขั้น

  • ยังใช้ Dell PowerEdge อายุ 12 ปีที่มี Xeon คู่กันอยู่ สงสัยว่า เซิร์ฟเวอร์ EPYC รุ่นแรก จะเริ่มมีของมือสองราคาถูก ๆ บน eBay เมื่อไร

    • EPYC รุ่นที่ 1–3 หาได้ในราคาถูกมาก แต่ เมนบอร์ดแพง
      ถ้าเป้าหมายหลักไม่ใช่เลน PCIe กับความจุ RAM ก็ไม่ค่อยแนะนำรุ่นต่ำกว่ารุ่นที่ 3 CPU สำหรับผู้บริโภครุ่นปัจจุบันแม้จะมีจำนวนคอร์แค่ครึ่งหนึ่งหรือหนึ่งในสี่ แต่ประสิทธิภาพการประมวลผลดีกว่าและกินไฟน้อยกว่ามาก
    • โดยส่วนตัว EPYC รุ่นแรก ไม่ค่อยน่าสนใจ เพราะมีรุ่นที่ 2 ซึ่งใช้แพร่หลายกว่าและราคาถูกพออยู่แล้ว ตอนนี้ใน homelab ใช้ epyc 7302 กับเมนบอร์ด MZ31-AR0 อยู่
      ประสิทธิภาพต่อคอร์ต่ำเกินไป มีปัญหาเกี่ยวกับ NUMA และกระบวนการผลิตก็แย่กว่า compute die ของรุ่นที่ 2 เป็น TSMC 7nm
    • ไม่ค่อยรู้เรื่องชิป EPYC แต่เครื่องตระกูล Ryzen 5 แทบจะแจกฟรีบน Amazon ในสัปดาห์นั้น
      ซื้อ 9 5950X มาได้ในราคา 242 ปอนด์
    • ไม่ค่อยคุ้ม ซื้อ 9654 บน eBay ราคา 2000 ดอลลาร์ แล้วใช้เงิน 1000 ดอลลาร์กับเมนบอร์ดก็พอ ทั้งระบบประมาณ 7000 ดอลลาร์
      หรือจะหาชุดแบบ Epyc 7282 ก็หาได้ง่ายและใช้ได้ดี
    • มันเป็นแบบนั้นไปแล้ว และประสิทธิภาพก็ไม่ได้ดีนัก

  • ChipsAndCheese เป็นหนึ่งในสื่อเทคโนโลยีรุ่นใหม่ไม่กี่แห่งที่รู้เรื่องจริง ๆ โดยเฉพาะการ benchmark เชิงลึกแบบนี้
    ในยุคที่เว็บเทคโนโลยีเก่า ๆ อย่าง Anandtech, TechReport, HardOCP หายไปแล้ว ดีใจที่มีสื่อใหม่ที่ตามงานเขียนเชิงลึกสไตล์เก่าได้

    • น่าสนใจว่าเดิมที Slashdot เริ่มจากไซต์ชื่อ Chips & Dips เลยสงสัยว่าอาจได้แรงบันดาลใจคล้ายกันหรือเปล่า
    • คงตั้งใจจะพูดว่า HardOCP
    • Chips and Cheese ทำให้นึกถึง LostCircuits ที่หายไปมากที่สุด เว็บไซต์เทคโนโลยีส่วนใหญ่มุ่งไปที่รายการ benchmark ระดับแอปพลิเคชัน แต่ C&C เหมือน LC ตรงที่ผสมบทความยาวด้านสถาปัตยกรรมกับ microbenchmark ของ subsystem

  • สำหรับคนที่ไม่ชอบที่ย้ายไป Substack ยังมี https://old.chipsandcheese.com/2024/10/11/amds-turin-5th-gen...
    อย่างน้อยตอนนี้ยังใช้ได้

  • ชิ้นส่วนที่มีแค่ 16 คอร์แต่มี L3 cache 512MB นี่ชัดเจนว่าออกมาสำหรับ workload เฉพาะทาง

    • Oracle สามารถคิดค่า EE และออปชันต่าง ๆ แบบต่อคอร์ที่ 40,000–100,000 ดอลลาร์ขึ้นไป แล้วคูณด้วย 0.5 และบาง workload ก็ไวต่อ cache มาก
      ดังนั้นการใช้ CPU 16 คอร์[1] ที่มี cache สูง แบนด์วิดท์สูง clock สูง และหน่วยความจำขนาดใหญ่ ในคอนฟิก 2 socket อาจเป็นตัวเลือกที่คุ้มค่าที่สุดเมื่อเทียบกับค่าไลเซนส์ที่เกิน 1 ล้านดอลลาร์
      [1] https://www.amd.com/en/products/processors/server/epyc/9005-...
    • Topology ของชิ้นส่วนนี้แปลกมาก ทางกายภาพคือซิลิคอนเดียวกับชิ้นส่วน 128 คอร์ แต่ปิดการใช้งานเกือบทั้งหมด เหลือแค่คอร์เดียวในแต่ละ compute chiplet
      เท่ากับปิดคอร์ 112 คอร์เพื่อเหลือ 16 คอร์ไว้ โดยพยายามคง cache ให้มากที่สุด
      แต่เพราะต้องวิ่งผ่านบัสข้าม chiplet ที่ค่อนข้างช้าตลอด latency ระหว่างคอร์จึงน่าจะไม่ดี
    • สงสัยว่าชิป AMD รุ่นใหม่สามารถ แมป L3 cache แล้วใช้เหมือน TCM แทนที่จะเป็น cache ได้ไหม
      โปรเซสเซอร์ที่ไม่ใช่ X86 รุ่นเก่า ๆ เคยรองรับสิ่งนี้ และมักบูตในโหมดนั้นเพื่อให้ initialize memory controller ได้ ถ้าวันนี้ยังทำได้ ก็อาจมีการใช้งาน embedded ที่น่าสนใจอย่างระบบขนาดใหญ่ที่ไม่มี DRAM

  • มีส่วนที่บอกว่า “ระบบที่เข้าถึงได้รันหน่วยความจำที่ 6000MT/s และ DDR5-6000 MT/s รองรับในระบบส่วนใหญ่เมื่อใช้ DIMM 1 ตัวต่อ channel ถ้าใช้ DIMM 2 ตัวต่อ channel ความเร็วหน่วยความจำจะลดลงเป็น 4400 MT/s และถ้าใช้ DIMM 1 ตัวต่อ channel บนเมนบอร์ดที่มี 2 DIMM ต่อ channel ให้คาดว่าจะได้ 5200 MT/s” เลยสงสัยว่าความเร็วทั้งหมดนี้อ้างอิงกับ หน่วยความจำ ECC หรือเปล่า

    • ใช่ เซิร์ฟเวอร์ใช้เฉพาะ ECC RAM เท่านั้น