TSMC เผยเทคโนโลยีกระบวนการผลิต 1.6nm พร้อมระบบจ่ายไฟด้านหลังเวเฟอร์

 (tomshardware.com)
1 คะแนน โดย GN⁺ 2024-04-26 | 1 ความคิดเห็น | แชร์ทาง WhatsApp
  • TSMC ประกาศเทคโนโลยีกระบวนการผลิตระดับ 1.6nm รุ่นล้ำสมัยที่สุด เป็นกระบวนการผลิตระดับอังสตรอมรุ่นแรกสำหรับการผลิตจำนวนมาก และสัญญาว่าจะให้การปรับปรุงประสิทธิภาพอย่างมากเมื่อเทียบกับ N2P รุ่นก่อนหน้า โดยนวัตกรรมที่สำคัญที่สุดคือ BSPDN (Backside Power Delivery Network)

คุณสมบัติหลักของกระบวนการ 1.6nm ของ TSMC

  • เช่นเดียวกับโหนดระดับ 2nm ใช้ทรานซิสเตอร์แบบ GAA (Gate-All-Around) nanosheet
  • นำเทคโนโลยีจ่ายไฟด้านหลังเวเฟอร์ Super Power Rail มาใช้
  • ด้วยนวัตกรรมของทรานซิสเตอร์และ BSPDN ทำให้ได้ความถี่สัญญาณนาฬิกาสูงขึ้นสูงสุด 10% ที่แรงดันไฟเท่าเดิม เมื่อเทียบกับ N2P และลดการใช้พลังงานได้ 15~20% ที่ความถี่/ความซับซ้อนเท่าเดิม
  • ขึ้นอยู่กับดีไซน์จริง สามารถเพิ่มความหนาแน่นของทรานซิสเตอร์ได้ 7~10% เมื่อเทียบกับ N2P

คุณสมบัติของ SPR (Super Power Rail)

  • เทคโนโลยี BSPDN ขั้นสูงที่เหมาะกับโปรเซสเซอร์ AI/HPC
  • เชื่อมต่อกับ source/drain ของทรานซิสเตอร์ด้วยคอนแทกต์พิเศษเพื่อลดความต้านทาน ทำให้ได้ประสิทธิภาพ/ประสิทธิผลสูงสุด
  • เป็นหนึ่งในวิธีการนำ BSPDN ไปใช้ที่ซับซ้อนกว่า Intel Power Via

กลยุทธ์กระบวนการผลิตของ TSMC

  • เนื่องจากการนำ BSPDN มาใช้ทำให้ต้นทุนกระบวนการผลิตสูงขึ้นมาก จึงไม่ใช้กับ N2P/N2X
  • จัดพอร์ตโฟลิโอให้แยกข้อดีอย่างชัดเจนระหว่างโหนดระดับ 2nm ที่ใช้ GAA และโหนดระดับ 1.6nm ที่ใช้ GAA+SPR โดยไม่ให้แข่งขันกันเอง

กำหนดการผลิตจำนวนมาก

  • A16 มีกำหนดเริ่มการผลิตจำนวนมากในช่วงครึ่งหลังของปี 2026 และคาดว่าผลิตภัณฑ์จริงจะเปิดตัวในปี 2027
  • คาดว่าจะเข้าสู่การแข่งขันกับโหนด Intel 14A

ความเห็นของ GN⁺

  • กระบวนการ 1.6nm ดูเหมือนจะมุ่งเน้นการปรับปรุงประสิทธิภาพ/ประสิทธิผลผ่านเทคโนโลยีจ่ายไฟด้านหลังเวเฟอร์ นอกเหนือจากการเพิ่มความหนาแน่นของทรานซิสเตอร์ โดยเป็นเทคโนโลยีที่เหมาะกับกลุ่มผลิตภัณฑ์ที่ต้องการทั้งสมรรถนะสูงและการใช้พลังงานต่ำ เช่น โปรเซสเซอร์ AI/HPC
  • อย่างไรก็ตาม คาดว่าต้นทุนกระบวนการผลิตจะเพิ่มขึ้นมากจากการนำ BSPDN ไปใช้ที่ซับซ้อน ด้วยเหตุนี้ TSMC จึงน่าจะใช้กลยุทธ์แยกโหนดระดับ 2nm และ 1.6nm ให้ตอบโจทย์ความต้องการของลูกค้าผ่านพอร์ตโฟลิโอที่แตกต่างกัน
  • Intel ก็มีแผนนำโหนด 14A มาใช้ในช่วงเวลาใกล้เคียงกันเช่นกัน ทำให้คาดว่าการแข่งขันชิงความเป็นผู้นำจะรุนแรงขึ้น ความเร็วในการสร้างนวัตกรรมเทคโนโลยีและการขยายกำลังการผลิตของทั้งสองบริษัทน่าจะเป็นตัวแปรสำคัญต่อการครองตลาด
  • อย่างไรก็ดี ยิ่งเป็นกระบวนการผลิตล้ำสมัยมากเท่าไร ความเสี่ยงด้านความล่าช้าในการพัฒนายิ่งสูง และที่ผ่านมาแผนงานก็เลื่อนบ่อย จึงอาจต้องรอติดตามช่วงเวลาการผลิตจริงอีกสักระยะ รวมถึงอัตราผลผลิตเริ่มต้นและการจัดหากำลังการผลิตก็จะเป็นปัจจัยสำคัญเช่นกัน

บทความที่เกี่ยวข้อง

1 ความคิดเห็น

 
GN⁺ 2024-04-26

ความเห็นจาก Hacker News

  • กระบวนการผลิตระดับ 1.6nm ของ TSMC ดูเหมือนจะไปถึงความหนาแน่นทรานซิสเตอร์ระดับ 230 MTr/mm2 ภายในปี 2026 ปัจจุบัน TSMC อยู่ที่ 197 MTr/mm2 ซึ่งนำหน้า Samsung (150 MTr/mm2) และ Intel (123 MTr/mm2) อย่างมาก
  • การวัดหน่วยเป็น nm กำลังถูกขับเคลื่อนด้วยการตลาด ทำให้ความหมายของตัวเลขนี้ไม่ชัดเจนมากขึ้น
  • การประกาศครั้งนี้ของ TSMC ดูเหมือนเป็นการตอบโต้กระบวนการ 18A ของ Intel ในปี 2026
  • Backside Power Delivery:
    • หมายถึงการเปลี่ยนวิธีจ่ายพลังงานให้ CPU
    • เดิมทีจ่ายไฟผ่านพินที่ด้านล่างของ CPU แต่แนวทางใหม่น่าจะเป็นการจ่ายไฟผ่านด้านบนของ CPU ที่มีฮีตซิงก์อยู่
  • ขณะที่กระบวนการ A16 ของ TSMC อยู่ในปี 2027 แต่ Intel 18A มีกำหนดเริ่มเดินสายการผลิตจริงจังตั้งแต่ปี 2026 ซึ่งอาจเป็นผลเสียต่อ TSMC และอาจเป็นโอกาสให้บริษัท fabless ลองใช้บริการ foundry ของ Intel
  • มีการแนะนำหนังสือชื่อ Chip War ในหัวข้อที่เกี่ยวข้อง โดยบอกว่าเป็นงานเขียนที่อิงข้อเท็จจริงและสรุปประเด็นได้กระชับดี
  • ส่วนที่น่าประทับใจที่สุดของการประกาศครั้งนี้ดูเหมือนจะเป็นการลดการใช้พลังงานลง 15~20% ที่ความซับซ้อน/ความเร็วระดับเดียวกับ N2
  • น่าจะถูกนำไปใช้ในผลิตภัณฑ์ของ Apple ราวช่วงคริสต์มาสนี้ และของผู้ผลิตรายอื่นอาจต้องรอไปจนช่วงปลายทศวรรษ 2020
  • น่าสนใจที่ตอนนี้วงการเซมิคอนดักเตอร์เริ่มใช้ Backside เช่นกัน คล้ายกับการที่เพิ่งหันมาใช้ด้านหลังของ PCB