- ปัญหาการขาดแคลนนี้ไม่ได้เกิดจากการขาดแคลนซิลิคอน แต่เกิดจากกำลังการผลิตด้านการแพ็กเกจจิ้งขั้นสูงที่ใช้เชื่อมซิลิคอนเข้าด้วยกันไม่เพียงพอ ซึ่งเป็นขั้นตอนสำคัญในการประกอบชิป
- Mark Liu ประธานของ TSMC กล่าวว่าบริษัทสามารถตอบสนองความต้องการเทคโนโลยีแพ็กเกจจิ้ง "chip-on-wafer-on-substrate (CoWoS)" ได้เพียงประมาณ 80%
- เทคโนโลยีแพ็กเกจจิ้ง CoWoS ถูกใช้กับชิปที่ล้ำหน้าที่สุดในตลาดขณะนี้ โดยเฉพาะชิปที่พึ่งพาหน่วยความจำแบนด์วิดท์สูง (HBM) ซึ่งเหมาะอย่างยิ่งสำหรับงาน AI
- ภาวะขาดแคลนนี้ส่งผลต่อ GPU ระดับท็อปของ Nvidia อย่าง A100 และ H100 รวมถึงตัวเร่งความเร็วซีรีส์ Instinct MI300 ที่กำลังจะมาของ AMD ซึ่งใช้เทคโนโลยีแพ็กเกจจิ้ง CoWoS
- เมื่อไม่นานมานี้ TSMC ประกาศแผนขยายกำลังการผลิตแพ็กเกจจิ้งขั้นสูงผ่านโรงงานมูลค่า 3 พันล้านดอลลาร์ในไต้หวัน
- คาดว่าปัญหาชิปขาดแคลนจะบรรเทาลงเมื่อกำลังการผลิต CoWoS ที่เพิ่มเข้ามาเริ่มเดินเครื่อง ซึ่งคาดว่าจะเกิดขึ้นภายในราว 1 ปีครึ่ง
- Samsung ใช้เทคโนโลยีแพ็กเกจจิ้งอื่น เช่น I-Cube และ H-Cube สำหรับ 2.5D และ X-Cube สำหรับ 3D
- Intel ก็ทำการแพ็กเกจชิปเล็ตหลายตัวเข้าด้วยกันใน GPU Max ซีรีส์ Ponte Vecchio เช่นกัน แต่ไม่ได้พึ่งพาเทคโนโลยี CoWoS
- Chipzilla ยังพัฒนาเทคโนโลยีแพ็กเกจจิ้งขั้นสูงของตนเองสำหรับ 2.5D ที่ชื่อว่า embedded multi-die interconnect bridge (EMIB)
1 ความคิดเห็น
ความเห็นจาก Hacker News